电子工程系

Department of Electronic Engineering

魏琦  博士

联系方式:中国北京市清华大学电子工程系罗姆楼4-302, 邮编100084

电话:010-62796637

邮箱:weiqi@tsinghua.edu.cn

教育背景

魏琦,男,2010年7月在清华大学电子工程系获得工学博士学位,2010年7月至2012年6月在电子工程系从事博士后研究工作,2012年6月在电子工程系电路与系统研究所任助理研究员至今。

 

研究概况

高速高精度ADC/DAC和中高速传感网核心芯片在国防工业和物联网产业中有重要应用。针对国家对于数据转换器领域的重大需求,从分析制约ADC和DAC线性度和采样速度的本质因素出发,开展了深入的研究。

(一)高速DAC的线性度提高

提出了双对称开关技术,通过使不同输出幅度时输出阻抗一致,有效提高了DAC的线性度,SFDR(无杂散动态范围)提高20dB以上;采用该技术设计完成的14bit 1GS/s DAC在244MHz输入信号时SFDR高于73.5dB。

(二)高速高精度ADC设计

1.通过采用改进的交织时序设计、运算放大器共享结构、统一的采样保持前端和数字校正技术,有效克服了交织结构中的失调失配、增益失配、采样时刻失配,提高了ADC的线性度。提出了新型双模式数字后台校正,通过消除伪随机序列幅度误差,校正运算放大器增益误差和级间误差,可使ENOB(有效位数)提高5bit以上,有效提高了ADC的精度。设计完成了12bit 200MS/s ADC,测试结果表明SFDR大于83dB。

2.提出了互补输入的改进循环折叠跨导运算放大器,具有增益带宽积高的特点,在相同偏置电流下,增益带宽积为传统折叠运算放大器的4倍,提高了运算放大器的工作速度并降低了功耗。

(三)应用于无线传感网芯片的低功耗高精度ADC

1 .提出了针对逐次逼近型ADC的比较器失调,电容失配联合校正算法,具有高线性度和低功耗的特点,仿真表明SFDR可以提高25dB。

2.设计了逐次逼近型ADC中使用的低功耗时域比较器,具有低功耗,数字化,适合工艺迁移的特点。

14bit 1GS/s 数模转换器测试

研究项目:

1 提高电流舵DAC 高频SFDR 的新技术研究 青年自然科学基金 2014.1-2016.12 国家自然科学基金委
2 下一代光传输系统中高速模数转换(ADC/数模转换(DAC)芯片和关键技术研究 863 2013.1-2015.12 科技部
3 随机噪声注入的数字校准技术研究 XX青年预研基金 2014.1-2016.12 XX部委
4 IP核高可靠设计 XX预研项目 2013.1-2015.12 XX部委
5 高速高精度数模转换器关键技术研究 传信基金 2013.3-2015.3 电子系
6 基于65nm 以下工艺的流水线模数转换器中高速低功耗运算放大器研究 博士后基金 2011.1-2012.6 中国博士后科学基金会
7 14-bit高速数据转换器集成电路与IP XX十二五预研重点项目 2011.1-2015.12 XX部委
8 应用于光通信的5b 10GS/s模数转换器IP设计技术 XX十二五重点预研基金 2011.01-2013.12 XX部委
9 中高速传感器网络核心芯片研发 国家科技重大专项 2010.1-2012.12  
工信部
 
10 12bit 100KS/s 极低功耗逐次逼近模数转换器关键技术研究 博导基金 2012.01-2014.12 教育部
11 Ultra-low Power SAR ADC Design 国际合作 2008.12-2012.12 意法半导体
12 High Speed Pipelined ADC Design 国际合作 2008.12-2012.12 意法半导体
13 节能灯具亮度控制集成电路设计 国际合作 2009.1- NXP大学合作计划
2010.12
14 用于微控制器的高精度低功耗SD ADC 国际合作 2009.1- NXP大学合作计划
2010.12
 

学术成果

论文:

序号 论文题目 作者列表
1 A 14 bit 500 MS/s CMOS DAC Using Complementary Switched Current Sources and Time-relaxed Interleaving DRRZ, IEEE Transactions on Circuits and Systems I,2014,61,(8):2337-2347. Xueqing Li*& ; Qi Wei ; Zhen Xu ; Jianan Liu ; Hui Wang ; Huazhong Yang
2 A novel redundant pipelined successive approximation register ADCIEICE Electronics Express 2013,10(5) Hua FAN*&, Qi WEI, Fei QIAO and Huazhong YANG
3 Balanced Switching Schemes for Gradient-Error Compensation in Current-Steering DACs, IEICE Transactions on Electronics , 2012,95(11):1-9 Xueqing LI*&, Qi WEI, Fei QIAO, Xu Zhen, and Huazhong YANG
4 A 12-bit self-calibrating SAR ADC achieving a Nyquist 90.4-dB SFDR, Analog Integrated Circuits and Signal Processing. 2013,74(1): 239-254 Hua FAN*&, Xue HAN, Qi WEI, and Huazhong YANG,
5 Code- Independent Output Impedance: A New Approach to Increasing Current-Steering DACs’ SFDR, 2011 International Conference on Electronics, Circuits and Systems, 2011 ICECS. Xueqing Li*&, Qi Wei, and Huazhong Yang,
6 Code- Independent Output Impedance: A New Approach to Increasing Current-Steering DACs’ SFDR, 2011 International Conference on Electronics, Circuits and Systems, 2011 ICECS. Xueqing Li*&, Qi Wei, and Huazhong Yang,
7 A 14-bit 250-MS/s current-steering CMOS digital-to-analog converter, Journal of Semiconductors, 2013, 34(8): 085013-1-7. Li Xueqing*&, Fan Hua, Wei Qi, Xu Zhen, Liu Jianan,
and Yang Huazhong
8 An 11-bit ENOB Accuracy-Programmable, and Non-Calibrating Time-Mode SAR ADC, Journal of Semiconductors, v 34, n 1, January 2013 Hua FAN*&, Xue HAN, Qi WEI, and Huazhong YANG
9 New Development of Analog-to-Digital Converters, Recent Patents on Electrical Engineering, 2011, Vol. 4, No. 3. Qi Wei*, Fei Qiao and Huazhong Yang
10 An 8-bit 180-kS/s differential SAR ADC with a time-domain comparator and 7.97-ENOB,半导体学报, 2010.31(9) Hua Fan*&,Qi Wei Kobenge Sekedi BomehXiumei YinHuazhong Yang
11 A high SFDR 6-bit 20MS/s SAR ADC based on time-domain comparator, Journal of  Semiconductors, Vol .34 ,No.8, August 2013 HanXue*,FanHua,WeiQi,andYangHuazhong
12 集成电路工程领域发展趋势报告 全国集成电路工程领域工程硕士教育协作组
 

发明专利:

1. 线性源跟随器,201010621163.3

2. 互补输入的循环折叠增益自举跨导运算放大器,200910242476.5

3. 电流型数模转换器,201110356002.0

4. 低功耗反馈控制结构的时域比较器,200910242582.3

5. 基于欠定型盲信号分离的视频压缩编解码系统及方法,201110421475.4。